多基底模組化計算背板：可更換物理核心與演算法封裝

Q: 98. 新 Physical Technology 如何進入平台？

假設未來出現新 substrate：

系列：外掛式物理計算機與現場計算設備研究，第 5 篇
英文系列名：External Physical Compute Appliances and Field Computing Systems
英文篇名：Multi-Substrate Modular Compute Backplanes: Replaceable Physical Cores, Capability Contracts, and Algorithm Binding
版本：v0.1
作者： Neo.K
機構： EveMissLab／一言諾科技有限公司
日期：2026-08-29
狀態：公開草稿／多基底模組化、計算背板與可更換 physical core 架構

摘要

Paper 00 至 Paper 04 已依序建立 External Physical Compute Appliance（EPCA）的設備總綱、Carrier-Generalized Abacus、Observable Physical Computation、Supervisor–Physical-Core Separation 與 Offline-First Field Autonomy。到這一步，一台 EPCA 已可以具有可驗證的 physical compute core、角色與權限分離的 embedded supervisor、Local Execution Closure、transactional update、field recovery 與 evidence store。然而，若每一種 optical、RF、acoustic、analog、FPGA、compute-in-memory 或未來 substrate 都必須重新設計一整台 appliance，則 EPCA 仍只是一系列彼此孤立的專用機器，而不是一個可持續擴展的計算設備類別。

本文提出 Multi-Substrate Compute Backplane（MSCB） 與 Physical Module Contract（PMC）。其中「Backplane」不是特指某一種實體總線，更不要求所有 physical substrate 被硬塞進 PCI Express card form factor；它首先是一個邏輯契約，定義資料、控制、時序、管理、證據、供電／熱、隔離與安全重置等 plane，再由 PCIe、CXL、Ethernet、USB、local FPGA fabric、ADC/DAC、trigger line、RF front-end、optical transceiver、acoustic transducer 或其他介面形成 transport binding。換言之，本文要求的是共同的 appliance semantics，而不是共同的底層物理。

一個 physical module 不只宣告「我是加速器」，而必須以 versioned capability descriptor 描述其 operation family、input/output domain、shape、precision/error envelope、stochasticity、latency/throughput range、memory model、configuration cost、warm-up、calibration requirements、observable states、supported OPC level、reset semantics、power/thermal envelope 與 failure modes。演算法包則不應綁死某個 vendor/module ID，而應提出 task-relative requirement manifest。只有當需求、能力、校正、信任、隔離、evidence 與當前 Ready state 同時成立時，binding 才能被建立。

本文進一步提出 adapter boundary：

\boxed{ \mathcal P_i^{\mathrm{raw}} \leftrightarrow \mathcal A_i \leftrightarrow \mathcal B }

其中 $\mathcal P_i^{\mathrm{raw}}$ 是 substrate-native physical core， $\mathcal A_i$ 是負責 transduction、ADC/DAC、laser/RF/acoustic front-end、timing、packetization、driver 與 measurement capture 的 module adapter，而 $\mathcal B$ 是 appliance-level compute backplane。Adapter 可以非常複雜，但仍受 Paper 03 的 No Silent Substitution 約束：若宣告由 physical core 完成某一 transform，adapter 或 host 不得預先算完結果再把 physical core 降格為展示路徑。

本文另提出 module lifecycle、quarantine-first discovery、calibration gate、IOMMU/DMA isolation、power/reset domain、thermal interlock、evidence-before-refinement、hot/cold/service replaceability profiles、offline module bundle 與 fault containment。並建立 Modular Substrate Assurance（MSA-M0 至 MSA-M5），使 EPCA 的四個獨立 assurance 座標成為：

\boxed{ Q_{\mathrm{EPCA}} = ( \mathrm{OPC\mbox{-}V}, \mathrm{ESA\mbox{-}S}, \mathrm{LFA\mbox{-}F}, \mathrm{MSA\mbox{-}M} ). }

本文最後主張，多基底計算平台的核心並不是「所有 module 看起來一樣」，而是：

\boxed{ \text{Common Contract} \neq \text{Common Physics}. }

真正可擴展的 EPCA 應允許不同物理實現維持自己的特性，同時透過可驗證的 module contract 被同一台 appliance 發現、隔離、校正、綁定、執行、重置與審計。這使新型計算技術未來可以從「重新造一台電腦」轉成「加入一個新的 compute substrate module」。

關鍵詞： Multi-Substrate Computing、Compute Backplane、Physical Module Contract、Capability Descriptor、Algorithm Binding、Module Discovery、Calibration、IOMMU、Fault Isolation、Photonic Computing、RF Computing、Acoustic Computing、Analog Computing、Compute-in-Memory、FPGA、EPCA

1. 問題：為什麼一個 physical core 還不夠？

若一台 appliance 只有固定 optical core，則：

\mathcal M_{\mathrm{optical}} = \mathcal S \oplus \mathcal P_{\mathrm{optical}}.

換成 RF 後，若整台設備必須重做：

\mathcal M_{\mathrm{RF}} = \mathcal S' \oplus \mathcal P_{\mathrm{RF}},

再換 acoustic：

\mathcal M_{\mathrm{acoustic}} = \mathcal S'' \oplus \mathcal P_{\mathrm{acoustic}}.

這樣雖然每一台都可以工作，但沒有形成可持續演化的平台。

本文希望改成：

\boxed{ \mathcal M = \mathcal S \oplus \mathcal B \oplus \{\mathcal P_1,\mathcal P_2,\ldots,\mathcal P_n\}. }

其中 supervisor 與 appliance substrate 相對穩定，physical compute substrate 可以演進與替換。

2. 「模組化」不是把每個東西做成同一張卡

最危險的直覺是：

既然要模組化，就做成一樣的插槽、一樣的電氣介面、一樣的 PCIe device。

這對純數位 accelerator 有時合理，但對本文處理的 substrate 不一定成立。

Optical module 可能需要：

laser source；
photodiode；
thermal stabilization；
wavelength locking；
phase control；
optical alignment。

RF module 可能需要：

RF synthesizer；
mixer；
attenuator；
amplifier；
impedance matching；
shielded analog front-end。

Acoustic module 可能需要：

transducer array；
coupling medium；
drive amplifier；
microphone / piezo receiver；
geometry-specific timing。

CIM / analog module 可能需要：

DAC；
ADC；
programming circuit；
conductance calibration；
drift compensation。

因此：

\boxed{ \text{Modularity} \neq \text{Identical Physical Interface}. }

真正必須統一的是 appliance-level contract。

3. Compute Backplane 的重新定義

本文將 Compute Backplane 定義為：

一組使異質計算模組能被同一 appliance 安全發現、描述、配置、輸入、執行、量測、驗證、重置與審計的邏輯與物理接口集合。

因此：

\mathcal B = ( \mathcal D, \mathcal C, \mathcal T, \mathcal M_g, \mathcal E, \mathcal R, \mathcal W ),

其中：

$\mathcal D$ ：Data Plane；
$\mathcal C$ ：Control Plane；
$\mathcal T$ ：Timing / Synchronization Plane；
$\mathcal M_g$ ：Management Plane；
$\mathcal E$ ：Evidence Plane；
$\mathcal R$ ：Reset / Safety Plane；
$\mathcal W$ ：Power / Thermal Plane。

這些 plane 可以共用實體鏈路，也可以完全分離。

4. Logical Contract 與 Transport Binding 分離

本文要求：

\boxed{ \text{Backplane Semantics} \neq \text{Transport Technology}. }

所以可以有：

\mathcal B \xrightarrow{\beta_{\mathrm{PCIe}}} \text{PCIe},

\mathcal B \xrightarrow{\beta_{\mathrm{CXL}}} \text{CXL},

\mathcal B \xrightarrow{\beta_{\mathrm{Ethernet}}} \text{local Ethernet},

\mathcal B \xrightarrow{\beta_{\mathrm{AXI}}} \text{local fabric},

甚至：

\mathcal B \xrightarrow{\beta_{\mathrm{mixed}}} \text{ADC/DAC + trigger + sideband control}.

這使 EPCA 不被特定 bus generation 綁死。

5. 為什麼 PCIe 仍然是重要工程先例？

PCI Express 的價值不在於它一定是 EPCA 的唯一選擇，而在於它證明：

\text{open interconnect} + \text{device discovery} + \text{configuration} + \text{vendor interoperability}

可以形成長期穩定的 accelerator ecosystem。

截至 2026 年，PCI-SIG 公開列出的 current approved PCI Express Base Specification 已到 Revision 7.0；其設計目標仍包含跨 vendor interoperability，並涵蓋 client、server、embedded 與 communication devices。

本文借用的是這種「interoperable device contract」思想，而不是宣稱 acoustic / optical core 應直接變成 PCIe endpoint。

6. CXL 提供的另一個啟示

Compute Express Link 顯示另一種可能：

accelerator 不只可以是 peripheral，也可以被更深地納入 coherent memory / fabric semantics。

但 EPCA 不應預設所有 substrate 都具有：

\text{load/store semantics},

或：

\text{cache coherence}.

因此 CXL 可以是某些 digital / memory-centric module 的 transport binding，但不是 Physical Module Contract 本身。

截至 2026 年，CXL Consortium 已提供 CXL 4.0 specification evaluation copy。本文將其視為 coherent heterogeneous interconnect 的當代先例，不直接繼承其完整語義。

7. UCIe 的啟示：管理、測試與資料路徑不能只靠一條線

UCIe 2.0 與 3.0 的演進尤其值得注意，因為其 specification 不只增加 data rate，也明確加入 manageability、debug、test、sideband、telemetry 與 emergency shutdown 等 system-level concerns。

這對 EPCA 很重要。

因為多基底 physical module 不是只有：

\text{send input} \rightarrow \text{receive output}.

它還需要：

\text{calibrate}, \quad \text{monitor}, \quad \text{reset}, \quad \text{measure}, \quad \text{quarantine}.

因此 Backplane 必須先天具有 sideband semantics。

8. OCP DC-SCM 的啟示：控制功能本身也能模組化

Open Compute Project 的 DC-SCM / DC-SCI 路線把常見 server management、security 與 control function 從 host processor module 中抽離，放入標準化 control module。

這證明：

\boxed{ \text{Common Management Function} \rightarrow \text{Replaceable Module} }

本身具有工程價值。

EPCA 做的方向不同，但精神相似：

\boxed{ \text{Compute Substrate} \rightarrow \text{Replaceable Module}. }

9. Physical Compute Module 的最小抽象

定義第 $i$ 個 physical module：

\mathcal P_i = ( P_i^{\mathrm{raw}}, A_i, D_i, K_i, E_i ),

其中：

$P_i^{\mathrm{raw}}$ ：substrate-native physical core；
$A_i$ ：module adapter；
$D_i$ ：capability descriptor；
$K_i$ ：calibration / configuration state；
$E_i$ ：evidence interface。

這個定義故意不要求 module 一定是一張 PCB。

10. Module 不等於 Card

Physical module 可以是：

PCIe card；
mezzanine board；
optical cassette；
RF shielded cartridge；
acoustic chamber；
analog array board；
sensor-compute head；
chiplet package；
external local appliance；
field-replaceable compute unit。

所以：

\boxed{ \text{Module} = \text{replaceable computational boundary}, }

而不是：

\text{Module} = \text{one specific form factor}.

11. Adapter Boundary：最重要的中介層

對大多數 unconventional substrate，raw physical core 無法直接和 Linux 或 scheduler 溝通。

因此：

\boxed{ P_i^{\mathrm{raw}} \leftrightarrow A_i \leftrightarrow \mathcal B. }

Adapter 可以包含：

ADC/DAC；
TIA / amplifier；
clock / PLL；
laser driver；
RF front-end；
acoustic driver；
FPGA bridge；
packetizer；
local microcontroller；
sensor capture；
safety interlock。

Adapter 是必要工程層，不是作弊本身。

12. Adapter 仍受 No Silent Substitution 約束

Paper 03 已經建立：

\boxed{ \text{Supervisor Strength} \neq \text{Supervisor Authority}. }

同樣地：

\boxed{ \text{Adapter Complexity} \neq \text{Permission to Substitute Compute}. }

若 module 宣告：

y = P_i^{\mathrm{raw}}(x),

則 adapter 不得偷偷做：

y = A_i(x)

再讓 raw core 只播放與 $y$ 相容的 physical trace。

這仍然必須接受 Paper 02 的 intervention / ablation 驗證。

13. Capability Descriptor 不是產品型錄

Module descriptor 不能只寫：

100 TOPS、optical accelerator、low power。

它必須描述 task binding 所需要的可機器判定資訊。

定義：

D_i = ( \Gamma_i, \Xi_i, \Pi_i, \Lambda_i, \Omega_i, \mathcal K_i, \mathcal O_i, \mathcal F_i ).

其中分別描述能力、資料域、precision/error、性能包絡、operational envelope、calibration、observability 與 fault semantics。

14. Operation Family

令 module 支援的操作族為：

\Gamma_i = \{g_1,g_2,\ldots,g_m\}.

例如：

\Gamma_{\mathrm{opt}} = \{ \text{MVM}, \text{convolution}, \text{Fourier-like transform} \}.

或：

\Gamma_{\mathrm{RF}} = \{ \text{wave interference transform}, \text{matrix solve}, \text{root-finding primitive} \}.

Operation family 應描述能做什麼，而不是用行銷名稱替代語義。

15. Input / Output Domain

一個 operation 還必須附帶 domain：

X_i \subseteq \mathbb R^n,

或：

X_i \subseteq \mathbb C^n,

甚至：

X_i = \text{time series},

X_i = \text{waveform},

X_i = \text{spatial field}.

相同名稱的 transform，如果 input representation 不相容，就不能被 scheduler 視為可交換。

16. Shape 與 Capacity Envelope

Module 也要描述：

(n_{\min},n_{\max}),

batch size、matrix shape、frequency range、wavelength band、sample rate 或其他容量限制。

因此 capability 不是單一布林值：

\mathrm{supports}(g) \in \{0,1\}.

更接近：

\mathrm{supports}(g,x,\theta,t).

17. Precision 與 Error Envelope

對 physical compute module，precision 不能只用「bit」描述。

可定義：

\Pi_i = ( \epsilon_{\mathrm{abs}}, \epsilon_{\mathrm{rel}}, \sigma, q ),

其中包括 absolute error、relative error、stochastic spread 與 confidence / quality metadata。

如果 error 隨溫度、時間或輸入振幅改變，descriptor 應提供條件式 envelope：

\epsilon_i = \epsilon_i(x,T,t,K_i).

18. Deterministic 與 Stochastic Backend 必須分開

某些 substrate 可以近似 deterministic：

y \approx f(x).

某些則天然以 distribution 表示：

y \sim p_i(y\mid x).

Algorithm manifest 必須知道自己接受哪一種。

不能因為兩者都輸出 floating-point array 就假裝語義相同。

19. Latency 與 Throughput 只能用 Envelope 表示

Module performance 可以寫成：

\Lambda_i = ( L_i^{\mathrm{setup}}, L_i^{\mathrm{exec}}, B_i, J_i ),

其中包括 configuration latency、execution latency、throughput 與 jitter。

這對 field computer 特別重要，因為某些 optical / RF core 執行非常快，但：

L_i^{\mathrm{setup}} \gg L_i^{\mathrm{exec}}.

如果忽略 setup，benchmark 會失真。

20. Warm-Up 是一等狀態

某些 module 插上後不能立即 Ready。

例如：

\text{Power On} \rightarrow \text{Thermal Stabilize} \rightarrow \text{Calibrate} \rightarrow \text{Ready}.

所以：

\boxed{ \text{Enumerated} \neq \text{Computationally Ready}. }

這是 digital peripheral 思維很容易忽略的一點。

21. Calibration 是計算身份的一部分

對 physical module，真正的計算狀態不是只有 firmware version。

應記錄：

I_i^{\mathrm{compute}} = ( \text{module identity}, \text{firmware}, \text{configuration}, \text{calibration} ).

如果 calibration 改變：

K_i^{(a)} \neq K_i^{(b)},

即使硬體 serial number 相同，也不能假定兩次執行完全同一。

22. Calibration Gate

Module 只有在：

\mathrm{CalValid}_i(t)=1

時，才能進入：

\mathrm{READY}.

否則應維持：

\mathrm{QUARANTINED}

或：

\mathrm{CALIBRATING}.

不能讓「有裝置節點」等同「可以交付科研結果」。

23. Calibration 可以是 task-relative

某些 module 的 calibration 對 operation $g_1$ 仍有效，但對 $g_2$ 已過期。

因此可以定義：

\mathrm{CalValid}_i(g,t).

這比一個全域：

\mathrm{calibrated}=\mathrm{true}

更適合科研設備。

24. Observability Descriptor

Module 應宣告哪些內部狀態可被量測：

\mathcal O_i = \{o_1,o_2,\ldots,o_k\}.

例如：

optical intensity；
phase estimate；
RF waveform；
node voltage；
acoustic pressure；
temperature；
current；
configuration state；
detector raw sample。

這直接關聯 Paper 02 的 OPC-V 等級。

25. OPC Level 應屬於「模組 + 任務 + 驗證配置」

不應寫：

這個 module 是 OPC-V5。

比較精確的是：

\mathrm{OPC}(i,\tau,\nu) = V_k,

其中 $\nu$ 是特定 verification configuration。

因為同一 hardware 對某個 operation 可能有完整 intervention path，對另一個 operation 只有 output comparison。

26. Fault Semantics 必須宣告

每個 module 都要告訴 backplane：

reset 是否 destructive；
in-flight job 是否可辨識；
power cycle 後 calibration 是否失效；
timeout 後結果是否可能晚到；
output buffer 是否可能殘留舊資料；
fault 是否可能影響其他 module。

因此：

\mathcal F_i \neq \text{generic error code only}.

27. Module Lifecycle State Machine

本文建議最小狀態機：

\mathrm{ABSENT} \rightarrow \mathrm{PRESENT} \rightarrow \mathrm{ENUMERATED} \rightarrow \mathrm{QUARANTINED} \rightarrow \mathrm{CALIBRATING} \rightarrow \mathrm{READY} \rightarrow \mathrm{EXECUTING}.

完成後：

\mathrm{EXECUTING} \rightarrow \mathrm{READY}.

異常時：

\mathrm{EXECUTING} \rightarrow \mathrm{FAULTED}.

28. Quarantine-First Discovery

一個新 module 被發現後，不應直接獲得 execute authority。

正確順序是：

\boxed{ \text{Discovery} \rightarrow \text{Quarantine} \rightarrow \text{Identity / Descriptor Check} \rightarrow \text{Isolation} \rightarrow \text{Calibration} \rightarrow \text{Ready}. }

這對第三方模組尤其重要。

29. Discovery 不等於 Authorization

本文固定：

\boxed{ \text{Discovery} \neq \text{Authorization}. }

同樣：

\boxed{ \text{Capability} \neq \text{Authority}. }

Module 可以宣告自己支援某個高權限操作，但 scheduler / supervisor 仍可拒絕。

30. Module Descriptor 不能單獨被信任

若 descriptor 自己聲稱：

\mathrm{error}<10^{-9},

這只是一個 claim。

實際可信度還需要：

\text{signed identity} + \text{known firmware} + \text{calibration evidence} + \text{runtime verification}.

因此：

\boxed{ \text{Descriptor} \neq \text{Proof}. }

31. Algorithm Package 的角色必須改寫

在 fixed-core system 中，演算法常直接寫：

使用 device 0。

多基底環境應改成：

\text{Algorithm} \rightarrow \text{Requirement Manifest} \rightarrow \text{Binding}.

也就是演算法描述「我需要什麼」，而不是「我一定要哪一張卡」。

32. Algorithm Requirement Manifest

令 algorithm package $a$ 的需求為：

R_a = ( G_a, X_a, Y_a, \epsilon_a, L_a, V_a, S_a, F_a ),

其中包括 operation family、input/output domain、error tolerance、latency constraint、minimum verification level、safety constraint 與 fallback policy。

33. Binding Relation

定義：

\mathrm{Bind}(a,i,t)=1

若且唯若：

R_a \preceq D_i(t),

且：

\mathrm{Ready}_i(t)=1,

\mathrm{Authorized}(a,i)=1,

\mathrm{CalValid}_i(a,t)=1.

這只是 compatibility gate，不代表 scheduler 已經決定它是最佳 backend。

34. Compatible 不等於 Optimal

如果：

\mathrm{Bind}(a,i)=1

與：

\mathrm{Bind}(a,j)=1,

則兩個 module 都能做。

但它們可能有：

L_i<L_j,

E_i>E_j,

\epsilon_i>\epsilon_j.

真正的 routing objective 留到 Paper 07。

Paper 05 只建立可安全比較的共同描述層。

35. Common Operation 不代表相同實現

假設 optical 與 RF module 都實現：

y=Ax.

它們可能具有完全不同的：

encoding；
dynamic range；
error distribution；
setup cost；
observable evidence；
temperature sensitivity；
reset semantics。

因此：

\boxed{ \text{Functional Compatibility} \neq \text{Physical Identity}. }

這正好接回前置系列的跨 substrate 多重實現命題。

36. Transport Adapter 必須顯式計價

如果 algorithm input 為 digital tensor：

x_d,

但 physical core 需要 waveform：

x_p,

則存在：

x_d \xrightarrow{\mathrm{encode}} x_p.

output 同樣需要：

y_p \xrightarrow{\mathrm{readout}} y_d.

這些不是「免費 I/O」。

37. End-to-End Cost 必須包含整條鏈

定義單次 job cost：

C_{\mathrm{job}} = C_{\mathrm{encode}} + C_{\mathrm{transfer}} + C_{\mathrm{configure}} + C_{\mathrm{physical}} + C_{\mathrm{readout}} + C_{\mathrm{verify}} + C_{\mathrm{refine}}.

同樣，latency：

L_{\mathrm{job}} = L_{\mathrm{encode}} + L_{\mathrm{queue}} + L_{\mathrm{configure}} + L_{\mathrm{exec}} + L_{\mathrm{readout}} + L_{\mathrm{verify}}.

如果只報：

L_{\mathrm{exec}},

就可能嚴重高估實際 appliance 效益。

38. Data Plane

Data Plane 只負責 declared input/output movement。

它可以是：

DMA；
shared memory；
packet；
streaming sample；
waveform buffer；
optical input frame；
analog voltage array。

Data Plane 不應隱含 module management authority。

39. Control Plane

Control Plane 處理：

operation select；
parameter configure；
start；
stop；
abort；
queue；
barrier。

它應與 raw evidence 讀取分離，避免「控制者也是唯一證據來源」。

40. Timing Plane

多基底系統的 timing 不能假設只有 CPU clock。

可能需要：

\text{trigger}, \quad \text{timestamp}, \quad \text{phase reference}, \quad \text{sample clock}, \quad \text{PTP-like sync}, \quad \text{hardware pulse}.

因此 timing capability 也是 binding constraint。

41. Evidence Plane

Evidence Plane 應輸出：

E_r = ( \text{run id}, \text{module id}, \text{input commitment}, \text{raw measurement}, \text{calibration id}, \text{timing}, \text{fault flags} ).

這些資料應在 refinement 前先被封裝。

因此延續 Paper 03：

\boxed{ \text{Evidence Before Refinement}. }

42. Management Plane

Management Plane 處理：

firmware；
health；
inventory；
thermal state；
calibration metadata；
lifecycle state；
maintenance counters。

它不應直接成為 application 的 unrestricted compute path。

43. Reset / Safety Plane

某些 module 的失效不能只靠 software exception。

可能需要：

\text{hardware reset},

\text{power cut},

\text{laser disable},

\text{RF mute},

\text{amplifier shutdown}.

所以 safety plane 必須可以在 host application 失效時仍然動作。

44. Power / Thermal Plane

Physical module 的 computation envelope 可能強烈依賴：

T, \quad V, \quad I, \quad P.

Backplane 應知道 module 的：

idle power；
peak power；
inrush；
thermal limit；
cooldown；
thermal throttling semantics。

不能只把電源視為 connector pin。

45. Fault Containment：module 不能拖垮整台 appliance

理想結構是：

\mathcal P_i\ \text{fault} \not\Rightarrow \mathcal M\ \text{fault}.

至少應盡量做到：

\mathcal P_i\ \text{fault} \Rightarrow \mathcal P_i\ \text{isolated}.

因此 module 應有獨立：

reset domain；
power domain 或可控 power path；
DMA boundary；
watchdog；
queue ownership；
evidence status。

46. DMA 是數位模組最危險的權限之一

一旦 digital module 可以 unrestricted DMA：

\text{device} \rightarrow \text{host memory},

module 就不只是 compute unit，也是潛在 system-integrity boundary。

Linux VFIO / IOMMU infrastructure 已展示利用 DMA / interrupt remapping 對 device access 做隔離的工程路線。

EPCA 應借用這種原則：

\boxed{ \text{Module DMA} \subseteq \text{Declared Memory Window}. }

47. IOMMU 不是萬能安全證明

即使有 IOMMU，也可能受：

topology；
multi-function enclosure；
bridge behavior；
shared power/control；
sideband path

影響隔離粒度。

因此：

\boxed{ \text{IOMMU Present} \neq \text{Complete Module Isolation}. }

需要以實際 platform topology 驗證。

48. Error Recovery 必須回到 Fresh State

Linux PCI error recovery 的一個重要工程原則是：reset 後裝置應回到近似 fresh power-on state，再由 driver 重新初始化。

EPCA 對所有 module 都應採類似思想：

\mathrm{FAULTED} \rightarrow \mathrm{RESET} \rightarrow \mathrm{QUARANTINED} \rightarrow \mathrm{REINIT} \rightarrow \mathrm{RECALIBRATE} \rightarrow \mathrm{READY}.

不能 reset 一下就直接把舊 calibration 與舊 queue 當成仍有效。

49. In-Flight Job 必須有明確狀態

如果 module timeout，job 不能只被標成：

\text{failed}.

至少應區分：

\text{NOT\_STARTED},

\text{STARTED\_UNKNOWN},

\text{PHYSICAL\_EXECUTED},

\text{RESULT\_CAPTURED},

\text{EVIDENCE\_COMMITTED}.

這避免 reset 後重跑造成 unknowingly duplicated physical action。

50. Hot-Plug 不應成為所有 module 的硬性要求

「可更換」至少可以分成：

R_0=\text{Factory Fixed},

R_1=\text{Service Replaceable},

R_2=\text{Cold Plug},

R_3=\text{Warm Plug},

R_4=\text{Hot Plug},

R_5=\text{Runtime Rebindable}.

一個 acoustic chamber 不需要為了「模組化」強迫做到 hot plug。

51. Replaceability Profile 應由 module 宣告

Module descriptor 應明確寫：

\rho_i \in \{R_0,R_1,\ldots,R_5\}.

Host 只能在 module 支援的 service boundary 內操作。

這比通用 UI 顯示一個「Eject」按鈕更安全。

52. Hot Removal 之前必須 Drain

若 module 支援 runtime removal，順序至少應為：

\mathrm{READY} \rightarrow \mathrm{DRAINING} \rightarrow \mathrm{QUIESCED} \rightarrow \mathrm{SAFE\_REMOVE}.

只有在：

Q_i=\varnothing

且：

\mathrm{PhysicalEnergySafe}_i=1

時，才允許 remove。

53. Optical Module 的特殊 Binding

Optical substrate 常需要額外條件：

\mathrm{LaserStable}=1,

\mathrm{ThermalLocked}=1,

\mathrm{AlignmentValid}=1.

所以：

\mathrm{Ready}_{\mathrm{opt}} = \mathrm{Enum} \land \mathrm{Cal} \land \mathrm{LaserStable} \land \mathrm{ThermalLocked}.

這些條件應進入 capability/runtime state，而不是藏在 driver 裡。

54. RF Module 的特殊 Binding

RF module 可能需要：

\mathrm{FreqLock}=1,

\mathrm{PowerWithinEnvelope}=1,

\mathrm{FrontEndCal}=1.

另外 EMI / shielding 狀態也可能影響科研可信度。

因此 module health 不只是 digital self-test。

55. Acoustic Module 的特殊 Binding

Acoustic module 的 boundary 甚至可能包含環境本身：

\text{transducer} + \text{coupling} + \text{medium} + \text{geometry}.

如果 coupling medium 被換掉：

K_i^{(t)} \rightarrow K_i^{(t+1)},

calibration identity 也應更新。

這是「module identity 不只是一塊 PCB」的典型例子。

56. Analog / CIM Module 的特殊 Binding

Analog / CIM module 常見：

device variation；
drift；
write noise；
read noise；
ADC/DAC overhead；
limited dynamic range。

因此應把：

\epsilon_i(t,T,x)

與：

K_i(t)

一起暴露給 scheduler，而不是只提供 nominal TOPS。

57. FPGA Module 是很好的 Reference Substrate

FPGA 不是本文所謂 unconventional physical computing 的全部，但很適合作為第一代 backplane reference module，因為它：

可重構；
I/O 豐富；
timing deterministic；
容易實作 protocol bridge；
容易做 fault injection；
可作 digital reference path。

所以 MVP 可以先用 FPGA 驗證 module contract，再加入 RF / acoustic module。

58. Digital Reference Module 不得冒充 Physical Module Result

Reference FPGA / CPU 可以計算：

y_{\mathrm{ref}}.

Physical module 產生：

y_{\mathrm{phys}}.

系統比較：

\Delta = d(y_{\mathrm{phys}},y_{\mathrm{ref}}).

但正式 physical result path 必須保持兩者來源可辨識。

這延續 Paper 02 的 Cross-Path Agreement，而不是 substitution。

59. Algorithm Package 應包含 Fallback Policy

例如：

F_a = ( \text{physical preferred}, \text{digital allowed}, \text{minimum OPC}, \text{error bound} ).

若 physical module 不可用，可以：

\text{fail},

或：

\text{explicitly fall back}.

但不得 silent fallback。

60. Silent Fallback 與 Silent Substitution 本質相同

如果使用者要求：

\text{backend}=\text{physical},

結果設備在 module fault 後自動用 CPU 算完，而且 output metadata 還寫 physical，則：

\boxed{ \text{semantic violation}. }

正確行為必須：

fail；或
明確標記 fallback；或
重新取得 policy authorization。

61. Offline Module Bundle

Paper 04 已建立 offline-first update。

Paper 05 把它延伸到 module bundle：

B_i = ( \text{descriptor}, \text{driver}, \text{firmware}, \text{calibration schema}, \text{verification recipe}, \text{policy metadata} ).

這個 bundle 可以經由 signed removable media 安裝，因此 air-gapped field appliance 仍可加入新 module。

62. Driver 不等於 Trust Root

即使 module vendor 提供 driver，host 仍應保留：

policy enforcement；
memory isolation；
evidence commitment；
module lifecycle；
safety interlock。

不能讓 vendor driver 自己決定：

\text{我現在可信}.

63. Module Identity 與 Module State 分離

令永久 identity 為：

I_i.

當前 state 為：

S_i(t).

即使：

I_i(t_1)=I_i(t_2),

仍可能：

S_i(t_1) \neq S_i(t_2).

例如 calibration、firmware、temperature history、wear state 已改變。

所以 provenance 必須記錄兩者。

64. Run Provenance

一次執行至少應形成：

R = ( I_i, S_i, D_i, K_i, A_i, H_a, H_x, T, E_r, y ),

其中 $H_a$ 與 $H_x$ 分別代表 algorithm package 與 input commitment / hash。

這樣 module 被換掉後，歷史結果仍可追溯。

65. 同型號 Module 也不能視為同一個物理實現

兩張相同型號的 analog module：

I_1\neq I_2.

它們可能具有不同：

K_1 \neq K_2.

所以：

\boxed{ \text{Same Model} \neq \text{Same Computational State}. }

對科研 reproducibility 尤其重要。

66. 跨 Module 重現性

如果同一 algorithm $a$ 在兩個 module 上執行：

y_i=f_i(x),

y_j=f_j(x),

可以定義 task-relative equivalence：

d(y_i,y_j) \leq \epsilon_a.

這表示功能上在指定容限內可交換，不代表 microscopic realization 相同。

67. Multi-Module Composition

未來一個 job 不一定只用一個 module。

可以是：

x \xrightarrow{\mathcal P_i} z \xrightarrow{\mathcal P_j} y.

例如：

\text{optical transform} \rightarrow \text{digital refinement} \rightarrow \text{RF solve}.

Paper 05 只要求每段 contract 與 provenance 可組合；真正的自動路由留到 Paper 07。

68. Composition 的 Evidence 也必須可組合

若：

E_i

證明第一段，

E_j

證明第二段，則整體不能只留下 final output。

至少需形成：

E_{\mathrm{chain}} = E_i \Vert H(z) \Vert E_j.

中間 commitment 使兩段計算鏈可被重播與審計。

69. Backplane 不應要求所有 Module 共享記憶體一致性

某些 module 可以共享 coherent memory。

另一些只能：

\text{copy in} \rightarrow \text{compute} \rightarrow \text{copy out}.

還有一些甚至只接受：

\text{stream}.

因此 memory model 必須是 capability descriptor 的一部分，而不是全域假設。

70. Memory Model

可以區分：

M_0=\text{No Addressable Memory},

M_1=\text{Local Buffer},

M_2=\text{DMA Window},

M_3=\text{Shared Virtual Memory},

M_4=\text{Coherent Shared Memory}.

Algorithm binding 必須接受 module 的實際 memory model。

71. Backplane 不是為了消除異質性

傳統 abstraction 常希望：

\text{all devices} \rightarrow \text{one uniform interface}.

但如果 uniformity 讓光、RF、聲學、analog 的重要特性全部消失，就會造成錯誤 abstraction。

本文希望的是：

\boxed{ \text{Uniform Control Semantics} + \text{Preserved Substrate Semantics}. }

72. 最小共同層應該很薄

Backplane core 只應強制：

identity；
lifecycle；
capability description；
input/output contract；
timing contract；
calibration status；
evidence contract；
isolation；
reset / safety；
provenance。

不應強制每個 substrate 都模仿 GPU kernel model。

73. Module-Specific Extension

Physical Module Contract 可以包含：

\text{Core Contract} + \text{Extension}_i.

例如：

\text{Optical Extension},

\text{RF Extension},

\text{Acoustic Extension}.

這讓共同層保持穩定，同時容納新物理量。

74. Version Negotiation

Host contract version：

v_B.

Module contract version：

v_i.

只有在：

\mathrm{Compatible}(v_B,v_i)=1

時才進入 descriptor evaluation。

版本不相容時：

\mathrm{QUARANTINED}.

不能用「大概看得懂」方式執行科研設備。

75. Unknown Extension 必須可被安全忽略或拒絕

若 extension 是 optional：

\mathrm{unknown} \Rightarrow \mathrm{ignore\ safely}.

若 extension 是 required：

\mathrm{unknown} \Rightarrow \mathrm{reject}.

這是長期演化很重要的 forward-compatibility 規則。

76. 多基底不代表同時啟動所有 Module

一台 EPCA 可以有：

\{\mathcal P_1,\ldots,\mathcal P_n\}

但只讓部分：

\mathcal P_{\mathrm{active}} \subseteq \{\mathcal P_i\}

上電。

這降低：

idle power；
thermal coupling；
noise；
interference；
fault surface。

77. Cross-Substrate Interference 也是 Backplane 問題

RF module 可能影響 analog sensor。

High-current FPGA module 可能影響 low-noise readout。

Acoustic transducer 可能造成 mechanical vibration。

Optical thermal control 可能改變鄰近 module 溫度。

因此：

\boxed{ \text{Module Isolation} \neq \text{Digital Address Isolation Only}. }

需要 electromagnetic、thermal、mechanical 與 power-domain consideration。

78. Placement Constraint

Backplane 可以讓 module descriptor 宣告：

\mathrm{PlacementConstraint}_i.

例如：

不可與 RF transmitter 相鄰；
需要 optical access；
需要 acoustic chamber；
需要特定 cooling zone；
需要 shielded slot。

所以「slot」可以具有不同 class。

79. Slot Class 而不是 One Universal Slot

可定義：

S_{\mathrm{digital}},

S_{\mathrm{mixed}},

S_{\mathrm{optical}},

S_{\mathrm{RF}},

S_{\mathrm{acoustic}}.

它們共享 logical contract，但具有不同 physical service envelope。

這比追求一個「萬能插槽」更現實。

80. MVP Backplane 可以非常簡單

第一代 demonstrator 不需要做完整產業標準。

可以只做三個 compute boundary：

digital reference / FPGA module；
experimental RF 或 acoustic module；
expansion module。

Host 使用：

\text{Linux SoC} + \text{RT controller} + \text{FPGA I/O fabric}.

這已足以測試 discovery、descriptor、calibration、binding、evidence 與 failover semantics。

81. MVP 的第一個驗收：拔掉 Module

在執行前移除 module：

\mathcal P_i\rightarrow\mathrm{ABSENT}.

系統應：

不再 binding；
不偽造 output；
不 silent fallback；
保持其他 module 可用。

這是最基本的 modularity test。

82. 第二個驗收：換同型號 Module

換上：

\mathcal P_j.

即使型號相同，系統也必須：

\mathrm{QUARANTINED} \rightarrow \mathrm{CALIBRATING} \rightarrow \mathrm{READY}.

不能沿用前一顆 module 的 calibration identity。

83. 第三個驗收：換不同 Substrate

若 algorithm requirement 只要求：

\text{operation}=g,

\epsilon\leq\epsilon_a,

且 optical 與 RF module 都滿足，則 host 應能建立兩種合法 binding。

這才真正證明：

\boxed{ \text{Algorithm} \neq \text{One Physical Device}. }

84. 第四個驗收：故障隔離

令：

\mathcal P_i \rightarrow \mathrm{FAULTED}.

應檢查：

\mathcal P_j \in \mathrm{READY}

是否仍成立。

若一個 module fault 直接導致整台 appliance evidence store、scheduler 或 OS 崩潰，則 modularity assurance 不高。

85. 第五個驗收：Evidence Path 斷裂

如果 compute output 有了，但 evidence capture 失敗：

y\ \text{exists},

E_r\ \text{missing}.

對要求 OPC-V4/V5 的 task，結果應被標記為：

\mathrm{UNVERIFIED}

或直接 fail。

不能因為答案看起來合理就補寫 evidence。

86. 第六個驗收：Descriptor 說謊

測試 module descriptor 宣告錯誤 capability：

D_i^{\mathrm{claim}} \neq D_i^{\mathrm{observed}}.

系統應能透過 conformance / calibration / verification recipe 發現至少一部分不一致，並降低 trust 或 quarantine。

這證明 descriptor 不是權威來源。

87. Module Conformance Test

每種 module family 可以有：

T_i = \{t_1,t_2,\ldots,t_n\}.

測試包括：

descriptor schema；
lifecycle；
reset；
calibration；
known-answer test；
fault injection；
evidence consistency；
isolation；
unsafe-state shutdown。

這形成公開實作的重要入口。

88. MSA：Modular Substrate Assurance

本文新增第四條 assurance 軸：

\mathrm{MSA\mbox{-}M0} \rightarrow \mathrm{MSA\mbox{-}M1} \rightarrow \mathrm{MSA\mbox{-}M2} \rightarrow \mathrm{MSA\mbox{-}M3} \rightarrow \mathrm{MSA\mbox{-}M4} \rightarrow \mathrm{MSA\mbox{-}M5}.

它衡量的是 multi-substrate modularity assurance，不是速度，也不是 substrate 先進程度。

89. MSA-M0：Fixed / Siloed Core

特徵：

physical core 固定；
driver 與 appliance 強耦合；
無正式 capability contract；
更換 substrate 等同重做整台設備。

這是 Paper 00–04 可以存在的狀態。

90. MSA-M1：Declared Module Boundary

特徵：

module identity 明確；
input/output contract 明確；
adapter boundary 明確；
replaceability boundary 被文件化。

但 discovery / binding 仍可能手動。

91. MSA-M2：Discoverable Multi-Substrate Contract

特徵：

versioned descriptor；
capability discovery；
lifecycle state；
algorithm requirement manifest；
machine-checkable compatibility gate。

此時多種 substrate 已能被同一 appliance 識別。

92. MSA-M3：Isolated and Calibrated Replaceability

特徵：

quarantine-first；
calibration gate；
reset / power isolation；
DMA / memory boundary；
replacement profile；
module swap 不破壞其他 core。

這可視為實用 EPCA-3 的最低工程門檻之一。

93. MSA-M4：Evidence-Coupled Binding and Fault Containment

特徵：

algorithm binding 與 OPC requirement 聯動；
evidence-before-refinement；
module fault 可局部隔離；
silent fallback 被禁止；
provenance 穿透 module replacement；
composition chain 可審計。

94. MSA-M5：Independently Auditable Multi-Substrate Backplane

特徵：

contract、descriptor、binding 與 state transition 可被外部審核；
module conformance suite 可獨立執行；
fault injection 與 replacement test 可重現；
evidence chain 可重播；
vendor descriptor 不被視為唯一真相；
transport binding 不改變 appliance-level semantics。

這是本文最高 assurance 級別。

95. EPCA 四軸品質座標

Paper 02：

\mathrm{OPC\mbox{-}V}

回答：physical core 是否留下可信計算證據？

Paper 03：

\mathrm{ESA\mbox{-}S}

回答：supervisor 是否被限制在宣告權限？

Paper 04：

\mathrm{LFA\mbox{-}F}

回答：設備是否具有 offline / field autonomy？

Paper 05：

\mathrm{MSA\mbox{-}M}

回答：異質 substrate 是否能在同一 appliance 中安全替換與綁定？

所以：

\boxed{ Q_{\mathrm{EPCA}} = ( \mathrm{OPC\mbox{-}V}, \mathrm{ESA\mbox{-}S}, \mathrm{LFA\mbox{-}F}, \mathrm{MSA\mbox{-}M} ). }

96. 四軸不能相互代償

例如：

( V5, S1, F5, M4 )

表示 physical evidence 很強、離線很好、模組化也高，但 supervisor authority assurance 很弱。

不能因為其他三項很高，就把 $S1$ 平均掉。

因此不建議把四軸直接壓成一個總分。

97. EPCA-3 的重新定義

Paper 00 定義：

\mathrm{EPCA\mbox{-}3} = \text{Modular Multi-Substrate Appliance}.

Paper 05 現在把它具體化為：

\boxed{ \text{Stable Appliance Substrate} + \text{Compute Backplane} + \text{Replaceable Physical Modules} + \text{Algorithm Binding} + \text{Evidence-Preserving Module Semantics}. }

這不是要求 MSA-M5 才能稱 EPCA-3，而是 MSA 用來表示其模組化 assurance 深度。

98. 新 Physical Technology 如何進入平台？

假設未來出現新 substrate：

\mathcal P_{\mathrm{new}}.

舊模式：

\mathcal P_{\mathrm{new}} \rightarrow \text{new computer design}.

本文希望：

\boxed{ \mathcal P_{\mathrm{new}} \rightarrow A_{\mathrm{new}} \rightarrow D_{\mathrm{new}} \rightarrow \text{Backplane Conformance} \rightarrow \text{New Compute Module}. }

這是整個系列最重要的工程外推之一。

99. 前沿技術可以先以低 assurance 進入

一個剛出現的 experimental module 可以只有：

\mathrm{MSA\mbox{-}M1},

\mathrm{OPC\mbox{-}V2}.

它仍可在 lab mode 中使用。

隨著 calibration、fault isolation、verification 增強，再逐步升級。

因此平台不需要等所有 substrate 成熟後才存在。

100. Research Mode 與 Field Mode

同一 appliance 可以有：

\text{Research Mode}

允許 experimental module、raw control、較低 assurance；

以及：

\text{Field Mode}

只允許滿足指定：

(V,S,F,M)

門檻的 module / algorithm binding。

這讓前沿研究與工程部署可以共享平台，但不共享風險容忍度。

101. Policy Example

例如某 field algorithm 要求：

\mathrm{OPC}\geq V3,

\mathrm{ESA}\geq S3,

\mathrm{LFA}\geq F3,

\mathrm{MSA}\geq M3.

如果新 optical module 只有：

(V2,S4,F4,M2),

則即使速度極快，也不能被該 field task 綁定。

102. Backplane 不是 Scheduler

Paper 05 的 Backplane 回答：

哪些 module 存在？它們能做什麼？是否 Ready？是否可信？如何送資料？如何拿 evidence？如何隔離？

它不回答：

現在到底選哪一個最好？

後者是 Paper 07 的 orchestration / routing 問題。

103. Backplane 也不是 Algorithm IR

本文也不要求現在就建立一套可以表示所有計算的 universal intermediate representation。

目前只需要：

\text{operation contract} + \text{requirement manifest} + \text{binding interface}.

若未來需要更完整的 graph IR，可以在不破壞 module contract 的前提下新增。

104. 為什麼不先做 AI？

AI 可以幫忙：

module selection；
calibration strategy；
fault diagnosis；
routing；
composition；
performance prediction。

但在基礎 contract 尚未穩定時，AI 只會把未定義行為包裝成「智慧決策」。

因此順序仍然是：

\boxed{ \text{Contract First} \rightarrow \text{Measurement Second} \rightarrow \text{Automation Third} \rightarrow \text{AI Later}. }

105. 本文與前置「跨 substrate 功能實現」的關係

前置系列已指出：

\text{same function} \not\Rightarrow \text{same substrate}.

Paper 05 把這個理論命題轉成工程問題：

如果不同 substrate 都能在某個 task tolerance 下實現相同功能，如何讓一台 appliance 在不抹除差異的前提下，把它們都視為可合法綁定的候選？

答案就是：

\boxed{ \text{Functional Contract} + \text{Substrate-Specific Evidence}. }

106. 本文與構成可達域的關係

不同 module 代表不同的 physical construction path：

\mathcal P_i \neq \mathcal P_j.

但在某個 task-relative effective domain：

\mathcal F_{\tau}(\mathcal P_i) \approx \mathcal F_{\tau}(\mathcal P_j).

Backplane 不需要宣稱兩者本體同一，只需記錄可交換條件與差異 envelope。

這正是「有效物理等價不等於微觀構成相同」的工程化。

107. 一個新的計算設備類別開始成立

到了 Paper 05，EPCA 已經不再只是：

\text{一台裝了奇怪 accelerator 的 embedded Linux box}.

它逐漸成為：

\boxed{ \text{A host for interchangeable computational physics}. }

也就是：

主機提供持續的 identity、execution closure、safety、verification、evidence 與 module contract；真正的計算物理可以替換。

108. 下一篇接口：Mixed Precision and Evidence-Bearing Computation

Paper 05 解決了：

\text{如何容納很多種 substrate？}

下一個問題是：

如果這些 substrate 的 precision、noise、drift、memory、calibration 與 digital refinement 路徑不同，如何把結果組成可用而且可審計的計算？

Paper 06 將因此處理：

\boxed{ \text{Physical Approximation} + \text{Calibration} + \text{Digital Refinement} + \text{Memory} + \text{Provenance}. }

109. 結論：共同契約，而不是共同物理

如果我們要求所有新型 physical computer 都先變成傳統數位 peripheral，才允許它加入系統，那麼 abstraction 本身可能會消滅它真正有價值的特性。

因此本文採取另一個方向：

\boxed{ \text{Preserve Physics} + \text{Standardize Interaction}. }

Compute Backplane 不需要知道 RF 波為什麼干涉、光學 matrix core 怎麼傳播、memristive array 為什麼漂移、acoustic field 怎麼耦合。

但它必須知道：

module 是誰；
現在處於什麼 state；
宣告能做什麼；
需要什麼 calibration；
input 如何進入；
output 如何離開；
physical evidence 如何留下；
failure 怎麼被隔離；
reset 後哪些狀態失效；
algorithm 是否有權綁定；
結果來自哪一個 physical realization。

因此：

\boxed{ \text{Common Contract} \neq \text{Common Physics}. }

更完整地說：

\boxed{ \text{Stable Appliance} + \text{Thin Backplane Contract} + \text{Replaceable Compute Physics} = \text{Multi-Substrate EPCA}. }

這使前沿 physical computing 未來有可能從一個個 isolated laboratory prototype，逐漸進入同一個可部署、可更新、可驗證、可比較與可替換的 appliance ecosystem。

最簡單的驗收語句是：

\boxed{ \text{換掉計算物理，計算機仍然知道如何安全地認識、使用與證明它。} }

參考文獻與工程資料

PCI-SIG. PCI Express Base Specification Revision 7.0. Approved 11 June 2025. PCI Express defines electrical, protocol, platform architecture and programming interfaces for interoperable devices across client, server, embedded and communications systems. https://pcisig.com/PCIExpress/Spec/Base/_7.0
PCI-SIG. PCI Express Base. The current approved PCI Express Base Specification is Revision 7.0 as of 2026-08-29. https://pcisig.com/specification-overview/pci-express-base
Compute Express Link Consortium. CXL Specification. The CXL Consortium provides a CXL 4.0 specification evaluation copy as of 2026. https://computeexpresslink.org/cxl-specification/
UCIe Consortium. Specifications. UCIe 2.0 introduced standardized manageability and DFx architecture; UCIe 3.0 adds 48/64 GT/s operation, enhanced sideband signaling, firmware download, priority packets, emergency shutdown and runtime recalibration. https://www.uciexpress.org/specifications
UCIe Consortium. UCIe Consortium Releases 3.0 Specification With 64 GT/s Performance and Enhanced Manageability. 5 August 2025. https://www.uciexpress.org/press-releases
Open Compute Project. Datacenter Secure Control Module Specification, Revision 2.0, Version 1.0. DC-SCM / DC-SCI separates reusable server management, security and control functions into a modular interface. https://www.opencompute.org/documents/ocp-dc-scm-2-0-ver-1-0-pdf
Open Compute Project. Hardware Management Module. The project documents the separation of common platform management hardware behind standardized connector interfaces. https://www.opencompute.org/wiki/Hardware_Management/Hardware_Management_Module
Linux Kernel Documentation. VFIO - Virtual Function I/O. VFIO uses IOMMU-backed device access and discusses DMA and interrupt remapping as central device-isolation concerns. https://docs.kernel.org/driver-api/vfio.html
Linux Kernel Documentation. PCI Error Recovery. PCI recovery guidance describes slot reset, fresh-state restoration and device reinitialization after error recovery. https://docs.kernel.org/PCI/pci-error-recovery.html
Bogaerts, W., Pérez, D., Capmany, J., Miller, D. A. B., Poon, J. K. S., Englund, D., Morichetti, F., & Melloni, A. (2020). Programmable photonic circuits. Nature. The programmable-photonics literature demonstrates the importance of configuration, monitoring and control around reconfigurable optical compute paths.
Wan, W., Kubendran, R., Schaefer, C., et al. (2022). A compute-in-memory chip based on resistive random-access memory. Nature, 608, 504-512. DOI: 10.1038/s41586-022-04992-8.
Wright, L. G., Onodera, T., Stein, M. M., Wang, T., Schachter, D. T., Hu, Z., & McMahon, P. L. (2022). Deep physical neural networks trained with backpropagation. Nature, 601, 549-555. DOI: 10.1038/s41586-021-04223-6.
Zhu, H., Zou, J., Zhang, H., et al. (2022). Space-efficient optical computing with an integrated chip diffractive neural network. Nature Communications, 13. DOI: 10.1038/s41467-022-28702-0.

前置系列與本系列銜接

《跨尺度構成與動態約束域研究》v0.1：有效物理等價、構成復現、可達域與動態約束。
《認知功能體的物理實現與自然可觀測性研究》v0.1：存在、可觀測、可辨識與跨 substrate 功能實現。
Paper 00：EPCA、Local Execution Closure、Physical-Core Non-Substitution 與 Evidence-Bearing Result。
Paper 01：Carrier-Generalized Abacus、position coding、mode coding、relation coding 與 dynamical geometry。
Paper 02：OPC-V0 至 OPC-V5、causal intervention、ablation、independent challenge 與 falsifiable physical evidence。
Paper 03：Application / Real-Time / Fabric / Management / Verification planes、Declared Compute Boundary、No Silent Substitution、Reference-Path Isolation、Evidence Before Refinement 與 ESA-S0 至 ESA-S5。
Paper 04：Local Execution Closure、transactional update、field recovery、offline evidence queue 與 LFA-F0 至 LFA-F5。

本篇新增 Multi-Substrate Compute Backplane、Physical Module Contract、adapter boundary、capability descriptor、algorithm requirement manifest、quarantine-first discovery、calibration gate、module lifecycle、fault containment 與 MSA-M0 至 MSA-M5。從這裡開始，EPCA 的 appliance identity 不再綁死單一 compute substrate，而能把不同 physical realization 納入同一個可驗證、可更新與可現場部署的計算框架。下一篇將進一步處理 heterogeneous physical computation 最難避開的 precision、noise、drift、refinement、memory 與 provenance 問題。